#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

## 特開平11-150182

(43)公開日 平成11年(1999)6月2日


(51) Int.Cl. <sup>6</sup>	識別記号	FΙ						
H01L 21/76		H 0 1 L 21/76 27/12		R E				
21/265								
27/12			F					
		21/265		J				
		2	21/76			L		
		審查請求	未請求	請求項の数19	OL	(全 11 頁)		
(21)出願番号	<b>特顏平10-257791</b>	(71)出顧人	390009531					
			インター	ーナショナル・ヒ	<b>イジネス</b>	・マシーン		
(22)出顧日	平成10年(1998) 9月11日		ズ・コーポレイション					
			INTI	ERNATION	NAL	BUSIN		
(31)優先権主張番号	08/929730		ESS	MASCHIN	<b>NES</b>	CORPO		
(32)優先日	1997年9月15日		RATION					
(33)優先権主張国	米国 (US)		アメリカ合衆国10504、ニューヨーク州					
			アーモン	ンク (番地なし	<b>/</b> )			
		(72)発明者	トシハブ	トシハル・フルカワ				
			アメリカ合衆国 05452 バーモント州					
			エセック	<b>ウス ジャンク</b> 3	/ョン	オークウッ		
			ド レーン 9					
		(74)代理人	弁理士 坂口 博 (外1名)					
					馬	と終頁に続く		

## (54) 【発明の名称】 1つのウェハ上にSOIデバイスと非SOIデバイスとを作製する方法

## (57) 【要約】

【課題】 1つのウェハ上にSOIデバイスと非SOI デバイスとを作製する方法を提供する。

【解決手段】 ウェハ上に形成されたストレス界面領域320は、標準的なバルクCMOS(非SOI)デバイスおよびSOIデバイスは、同一ウェハ上に信頼性良く作製することを可能にする。SOIデバイス領域と非SOIデバイス領域との間に典型的に存在する高ストレス界面は、高ストレスが低減され緩和される領域に転移される。典型的に、このことは、高ストレス界面が、浅いトレンチ分離(STI)領域に類似のウェハ領域上に存在するように作製されることを意味している。



#### 【特許請求の範囲】

【請求項1】1つのウェハ上にSOIデバイスと非SOIデバイスとを作製する方法において、

ウェハ基板内に第1のストレス界面領域を形成する工程 レ

前記ウェハ基板内に第2のストレス界面領域を形成する 工程と、

前記ウェハ基板と、前記第1および第2ストレス界面領域との上に、エッチング停止材料の層を付着する工程と、

前記エッチング停止材料の上に、前記第1のストレス界面領域と前記第2のストレス界面領域との間にある前記エッチング停止材料を覆わないようにイオン注入マスクを形成する工程と、

前記第1のストレス界面領域と前記第2のストレス界面 領域との間に、埋込み注入領域を形成する工程と、

前記イオン注入マスクと前記エッチング停止材料とを除 去する工程と、

前記ウェハをアニールして、前記埋込み注入領域を分離 領域に変換する工程と、を含むことを特徴とする方法。

【請求項2】前記分離領域上の領域内に、少なくとも1つのSOIデバイスを作製する工程をさらに含むことを特徴とする請求項1記載の方法。

【請求項3】前記分離領域上の領域外に、少なくとも1つの非SOIデバイスを作製する工程をさらに含むことを特徴とする請求項2記載の方法。

【請求項4】前記分離領域上の領域内に、少なくとも1つのSOIデバイスを作製する工程と、

前記分離領域上の領域外に、少なくとも1つの非SOI デバイスを作製する工程と、をさらに含むことを特徴と 30 する請求項1記載の方法。

【請求項5】CMP処理を用いて、前記ウェハの表面を 研磨する工程をさらに含むことを特徴とする請求項1記 載の方法。

【請求項6】前記ウェハ基板内に第1のストレス界面領域および第2のストレス界面領域を形成する工程は、1つのウェハ・フィーチャ上に2つの異なる箇所に形成する工程を含むことを特徴とする請求項1記載の方法。

【請求項7】1つのウェハ上にSOIデバイスと非SOIデバイスとを作製する方法において、

ウェハ基板内に第1のストレス界面領域を形成する工程 と、

前記ウェハ基板内に第2のストレス界面領域を形成する エロレ

前記ウェハ基板と、前記第1および第2ストレス界面領域との上に、エッチング停止材料の層を付着する工程

前記エッチング停止材料の上に、前記第1のストレス界面領域と前記第2のストレス界面領域との間にある前記 エッチング停止材料を覆わないようにイオン注入マスク 50 2

を形成する工程と、

前記第1のストレス界面領域と前記第2のストレス界面 領域との間に、埋込み注入領域を形成する工程と、

前記イオン注入マスクと前記エッチング停止材料とを除去する工程と、

前記ウェハをアニールして、前記埋込み注入領域を分離 領域に変換する工程と、

前記分離領域上の領域内に、少なくとも1つのSOIデバイスを作製する工程と、

10 前記分離領域上の領域外に、少なくとも1つの非SOI デバイスを作製する工程と、

CMP処理を用いて、前記ウェハの表面を研磨する工程と、を含むことを特徴とする方法。

【請求項8】ウェハ上のSOIデバイスと非SOIデバイスと同一の平面をなすウェハ表面を有する1つのウェハを作製する方法において、

ウェハ基板内に第1のストレス界面領域を形成する工程 と、

前記ウェハ基板内に第2のストレス界面領域を形成する 工程と、

前記第1のストレス界面領域と前記第2のストレス界面 領域との間にある前記ウェハ基板の一部を除去する工程 と、

前記ウェハ基板上に、エッチング停止材料を付着する工 程と、

前記エッチング停止材料の上に、前記第1のストレス界面領域と前記第2のストレス界面領域との間にある前記エッチング停止材料を覆わないようにイオン注入マスクを形成する工程と、

前記第1のストレス界面領域と前記第2のストレス界面 領域との間に、埋込み注入領域を形成する工程と、

前記ウェハをアニールして、前記埋込み注入領域を分離領域に変換する工程と、を含むことを特徴とする方法。

【請求項9】CMP処理を用いて、前記ウェハの表面を 研磨する工程をさらに含むことを特徴とする請求項8記 載の方法。

【請求項10】前記分離領域上の領域内に、少なくとも 1つのSOIデバイスを作製する工程をさらに含むこと を特徴とする請求項8記載の方法。

40 【請求項11】前記分離領域上の領域外に、少なくとも 1つの非SOIデバイスを作製する工程をさらに含むこ とを特徴とする請求項10記載の方法。

【請求項12】前記分離領域上の領域内に、少なくとも1つのSOIデバイスを作製する工程と、

前記分離領域上の領域外に、少なくとも1つの非SOI デバイスを作製する工程と、をさらに含むことを特徴と する請求項8記載の方法。

【請求項13】前記ウェハ基板内に第1のストレス界面 領域および第2のストレス界面領域を形成する工程は、

1つのウェハ・フィーチャ上に2つの異なる箇所に形成

3

する工程を含むことを特徴とする請求項8記載の方法。 【請求項14】ウェハ上のSOIデバイスと非SOIデバイスと同一の平面をなすウェハ表面を有する1つのウェハを作製する方法において、

ウェハ基板内に第1のストレス界面領域を形成する工程 と、

前記ウェハ基板内に第2のストレス界面領域を形成する 工程と、

前記第1および第2のストレス界面領域外の前記ウェハ 基板の領域をマスクする工程と、

前記第1のストレス界面領域と前記第2のストレス界面 領域との間にある前記ウェハ基板の一部を除去する工程 と、

前記ウェハ基板上にエッチング停止材料を付着する工程と、

前記エッチング停止材料の上に、前記第1のストレス界面領域と前記第2のストレス界面領域との間にある前記 エッチング停止材料を覆わないようにイオン注入マスク を形成する工程と、

前記第1のストレス界面領域と前記第2のストレス界面 <sup>20</sup> 領域との間に、埋込み注入領域を形成する工程と、

前記ウェハをアニールして、前記埋込み注入領域を分離 領域に変換する工程と、

CMP処理を用いて、前記ウェハの表面を研磨する工程と、

前記分離領域上の領域内に、SOIデバイスを作製する 工程と、

前記分離領域上の領域外に、非SOIデバイスを作製する工程と、を含むことを特徴とする方法。

【請求項15】第1のストレス界面領域を形成する前記 30 工程と、第2のストレス界面領域を形成する前記工程と を同時に行うことを特徴とする請求項14記載の方法。

【請求項16】第1のストレス界面領域を形成する前記工程と、第2のストレス界面領域を形成する前記工程とは、

前記ウェハ内にトレンチを形成する工程と、

前記トレンチを酸化物で充てんする工程と、を含むこと を特徴とする請求項14記載の方法。

【請求項17】第1のストレス界面領域を形成する工程と、第2のストレス界面領域を形成する工程とは、前記 40トレンチを充てんするのに用いられる酸化物にホウ素を添加する工程をさらに含むことを特徴とする請求項14記載の方法。

【請求項18】第1のストレス界面領域を形成する工程と、第2のストレス界面領域を形成する工程とは、前記トレンチを充てんするのに用いられる酸化物にリンを添加する工程をさらに含むことを特徴とする請求項14記載の方法。

【請求項19】前記ウェハ基板内に、第1のストレス界面領域を形成する工程と、第2のストレス界面領域を形 50

4

成する工程とは、1つのウェハ・フィーチャを形成する 工程を含むことを特徴とする請求項14記載の方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、一般的には、集積回路の製造に関するものである。より具体的には、本発明は、シリコン・オン・インシュレータ(SOI)デバイスおよび非SOIデバイスの製造に関する。

[0002]

【従来の技術】今日、我々の社会は、毎日の活動に、ハイテク電子デバイスにかなり依存している。集積回路は、我々の電子デバイスを活気づけるものである。集積回路は、電気器具、テレビジョン、パーソナルコンピュータ、さらには自動車において、世界中で広く用いられている。さらに、製造設備は、動作効率および製造効率について、集積回路の使用に段々と依存しつつある。実際に、多くの場合において、集積回路無しでは、我々の毎日の生活は機能しない。集積回路は、世界中で多量に生産され、改良された製造方法が、これらのデバイスの劇的な価格の減少につながっている。

【0003】従来の集積回路製造方法は、1つの幾何学的パターンまたは1組の幾何学的パターンを、動作集積回路に転写する一連の工程である。集積回路は、通常、シリコンウェハ基板上に形成された、導電材料、絶縁材料、トランジスタ形成材料の積層よりなる。これらの各積層に所定の幾何学的形状を設けることによって、所望の機能を実行する集積回路を、構成することができる。全製造プロセスは、典型的に、種々の層の部分を除去するために用いられる種々の化学物質をエッチャントとして用いて、特定の一連の連続層をパターニングすることよりなる。下側のシリコンウェハ上にパターンを形成する多数の異なるプロセスが存在する。これらの異なるプロセスは、所望の種類の集積回路を製造するように特別に構成されている。

【0004】最近、シリコン・オン・インシュレータ (SOI) デバイスとして一般に知られる特定の集積回路デバイスを製造する多くのプロセスが開発されている。SOIデバイスは、基板材料上に形成された電気的絶縁領域を被覆する薄いシリコン層内に作製された半導体デバイスである。この絶縁領域は、例えば、シリコンまたはガリウムヒ素のような半導体基板材料上に付着されたSiO2層を含むことができる。SOI製造プロセスは、下側基板から電気的に分離された回路デバイスを作製することを可能にする。SOIデバイスは、多くの従来の半導体デバイスに対して、いくつかの利点を与える。

【0005】例えば、SOIデバイスは、一般に、同様の機能を実行する他の種類のデバイスよりも、低い電力消費要件を有している。またSOIデバイスは、低い寄生容量を典型的に有している。低い寄生容量は、得られ

た回路についてのスイッチング時間をより速くする。さらに、回路デバイスがSOI製造プロセスを用いて製造されるときには、従来の多くの相補形金属酸化物半導体(CMOS)デバイスによってしばしば示される、周知ではあるが不所望な"ラッチアップ(latchup)"現象が避けられる。SOIデバイスは、また、電離放射線の悪影響にあまり受けず、したがって、電離放射線が動作エラーを生じさせる応用において、信頼性を高める傾向にある。

【0006】上述した多くの利点は、種々の集積回路応 10 用にSOIデバイスが急速に受け入れられるようにした。セルラー電話、パーソナル・デジタル補助装置(PDA)、ノートブック形コンピュータのような、軽量で、携帯形のモバイル電子装置の人気が増大するにつれて、SOIデバイスの低電力消費の特徴が、これらの電子装置について、一般向けのデザイン選択を可能にした。SOIデバイスは、スイッチング速度が最も望ましく且つ有利である回路応用において特に好評であることが証明された。これらの応用は、メモリサポート回路および中央処理ユニット(CPU)回路のような回路を有している。SOIデバイスを用いてこれらの回路設計を行うことによって、個々の回路の演算速度を、かなり増大することができ、これにより全製品性能を増大させる

【0007】かなり一般的になってきても、SOIデバイスは、すべての回路応用に有用ではない。SOIデバイスの動作特性の一定の制限が、SOIデバイスを特定の回路設計に受け入れなくする。例えば、典型的なSOIトランジスタの動作中に、付随する電位が十分に増大して、トランジスタのしきい値電圧(VT)の変移を発30生させるまで、電荷がトランジスタに累積する。この変移は、回路の動作に悪影響を与え、デバイスにより処理される情報にエラーを生じさせる。基準エラーに対する公差レベルに応じて、SOIデバイスは、特定の回路応用に受け入れることができない。

【0008】さらに、SOIデバイスを製造する製造プロセスには、特定の制限がある。一般に、SOIデバイスの製造プロセスは、非SOIデバイス製造プロセスよりも、より欠陥の多い回路をウェハから製造し、歩留り40を低下させる。SOIデバイスを特徴づける電気的絶縁領域の作製中に、欠陥が形成される。さらに、特定の応用におけるいくつかの回路は、特に欠陥に敏感であり、SOIデバイスは、これらの応用の多くにおいて良好に働かない。この種の回路応用の1つの例は、ダイナミック・ランダムアクセス・メモリ(DRAM)である。これらの制限の故に、大半の回路設計者は、多くの回路応用において、SOIデバイスと非SOIデバイスとの両方の組合せを用いて、一定の応用に対して最善の方法を選択することが有利であることを見いだした。50

6

[0009]

【発明が解決しようとする課題】明らかに、1つのウェハ上にSOIデバイスと非SOIデバイスとの両方を用いて、完全な回路を作製することは、回路設計者にとって最も有利な解決方法を与えるであろう。しかし、1つのウェハ上にSOIデバイスおよび非SOIデバイスを作製することによって、製造効率を改善することが望ましいが、従来のウェハ処理技術は、この作業を、不可能ではないにしても、実現するのを非常に困難にしている。同一のウェハ上に、SOIデバイスと非SOIデバイスを作製するために用いられる現在の処理技術は、ウェハ表面に高ストレス領域を必ず生じる。この高ストレス領域は、最終的には、ウェハ上の回路に破壊的障害を発生させる。この問題を、以下に説明する。

【0010】SOIデバイスおよび非SOIデバイスの 組合せウェハが製造されると、SOIデバイス形成プロ セスは、約650℃~750℃の温度にウェハを加熱す ること、およびSOIデバイスが形成されるべき領域内 のウェハの表面下に、多量の酸素を注入することを含ん でいる。次に、ウェハは、長時間、約1350℃で加熱 される。この加熱サイクル中に、ウェハ内にSiO2が 形成される。基本的に、高い温度は、注入された酸素 と、ウェハ基板内のシリコンとの間に化学反応を生じさ せ、SiO2を形成する。SiO2は、基板内の下側シ リコン (このシリコンからSiO2 が形成される) より も、ウェハ上にかなり大きなスペースを占めるので、2 つの領域内の構造的差異が、ウェハの表面の直下に、髙 ストレスの領域を生じる。このことは、Si欠陥を発生 させ、このSi欠陥は回路障害を発生させる。このよう な制限が与えられると、同一ウェハ上にかなり多くのS ○Ⅰデバイスと非S○Ⅰデバイスとを、経済的に作製す ることは、現在ではできない。

【0011】したがって、1つのウェハ上にSOIデバイスと非SOIデバイスを作製する実際的な方法を提供する必要性が存在する。この実際的な方法は、集積回路の設計者に、新規かつ有効な集積回路を形成するさらなる柔軟性を与える。同一基板上にSOIデバイスおよび非SOIデバイスを作製する方法が提供されなければ、集積回路の設計、製造、応用において、一定の進歩が不必要に制限され続けるであろう。

[0012]

【課題を解決するための手段】本発明の好適な実施例によれば、ウェハ上に形成されたストレス界面領域は、標準的なバルクCMOS(非SOI)デバイスおよびSOIデバイスは、同一ウェハ上に信頼性良く作製することを可能にする。SOIデバイス領域と非SOIデバイス領域との間に典型的に存在する高ストレス界面は、高ストレスが低減され緩和される領域に転移される。典型的に、このことは、高ストレス界面が、浅いトレンチ分離(STI)領域に類似のウェハ領域上に存在するように

作製されることを意味している。さらに、本発明の他の 実施例を用いることによって、バルクCMOSデバイス とSOIデバイスとの両方を有するウェハについて、同 一平面をなすウェハ表面を保持することができる。これ は、酸素注入の前に、SOIデバイスのシリコン・ウェ ハをエッチングして、ストレス界面領域の表面が、ウェ ハの他の部分の全表面よりも低くなるようにすることに よって行うことができる。したがって、SOIデバイス について、SiO2 領域が形成されると、SOI領域の 拡大が、SOIデバイスの表面を、ウェハの全表面まで 10 持ち上げる。短時間の化学機械研磨(CMP)工程を含 めて、ウェハ表面の均一性を保証することができる。

【0013】本発明の前述した特徴および他の特徴は、 図面と共に説明する本発明の好適な実施例についての以 下の詳細な説明より明らかとなるであろう。

#### [0014]

【発明の実施の形態】本発明は、集積回路デバイス、特 に、SOIデバイスの製造に関する。CMOSデバイス およびSOIデバイスに詳しくない人には、以下の概説 は、本発明の理解を助けるいくつかの基本的な概念を与 20 える。当業者は、この章を飛ばして、詳細な説明の章か ら読むことができる。

#### 【0015】1. 概説

図1において、典型的なバルクCMOS(非SOI)ウ ェハ100の一部は、基板110と、nウェル120 と、nウェル・コンタクト125と、pウェル130 と、n+ソースおよびドレイン拡散135と、ポリシリ コン・ゲートコンタクト140と、p+ソースおよびド レイン拡散145と、pウェル・コンタクト155と、 デバイス分離領域160と、nチャネル170と、pチ 30 ャネル180と、ゲート酸化物190とを有している。 【0016】pチャネル・デバイスまたはnチャネル・ デバイスのような特定のデバイスの表示は、デバイスを 作製するのに用いられる製造プロセスの種類に基づいて いる。基板110は、当業者には既知の半導体材料であ る。種々のウェルおよびコンタクトは、ウェハが製造さ れているときに、異なる種類の成分を用いることによっ て作られる。通常動作では、nウェル・コンタクト12 5は、VDDに接続され、pウェル・コンタクト155 は、グランドに接続される。

【0017】図2において、典型的なSOIウェハ20 0の一部は、基板210と、ポリシリコン・ゲートコン タクト140と、埋込み酸化物層220と、活性領域2 30とを有している。活性領域230は、シリコンの薄 層であり、n+ソースおよびドレイン拡散135と、p + ソースおよびドレイン拡散145と、デバイス分離領 域160と、nチャネル170と、pチャネル180 と、ゲート酸化物190とを有している。

【0018】基板210は、当業者には既知の、半導体 材料, または金属, またはガラスである。ソースおよび 50 R

ドレイン拡散135,145は、埋込み酸化物220に 典型的に接している。デバイス分離領域160および埋 込み酸化物層220は、ソースおよびドレイン拡散13 5と145とを電気的に分離させるように働き、基板2 10を経て、デバイスへ、およびデバイスから、電荷が 転送されるのを防止する。

#### 【0019】2. 詳細な説明

図3において、本発明の好適な実施例に用いるのに適し たウェハ構造300は、基板310と、ストレス界面領 域320とを有している。ウェハ構造300は、集積回 路チップを製造するのに用いられる大きなウェハの小部 分を示している。 基板310は、当業者には既知の種類 の基板材料よりなる。典型的な基板材料の一例は、シリ コン (Si) である。基板 310は、PウェルおよびN ウェル・トランジスタゲートのような集積回路要素と、 当業者には周知の多くの他の回路要素(図示せず)とを 有している。典型的に、ストレス界面領域320は、ウ ェハの表面をエッチングし、層を酸化し、エッチングさ れた領域に酸化物を成長または付着し、標準的な化学機 械研磨(CMP)プロセスによって、ウェハの表面を研 磨することによって形成される。

【0020】ストレス界面領域320は、典型的な浅い トレンチ分離 (Shallow Trench Iso lation:STI) 処理法によって形成することが できる。しかし、当業者には既知のいかなる処理方法 も、ストレス界面領域320を形成するのに用いること ができることに留意すべきである。ストレス界面領域3 20は、当業者に既知の適切な半導体構造とすることが できる。この半導体構造は、ここで説明する酸化物充て んトレンチを含むが、これに限定されるものではない。 ストレス界面領域320は、断面において、別個の分離 された領域に見えるが、典型的に、ウェハ構造300上 の同一フィーチャの2つの異なる部分である。ウェハ構 造300の上面では、ストレス界面領域320は、大き なストレス界面領域上の2つの別個の点のように見える であろう。ストレス界面領域320は、同じ処理工程 で、他のSTI領域と共に同時に形成することができ、 あるいはまた、ストレス界面領域320は、別個の処理 工程で独立して形成することもできる。

【0021】図4において、基板310およびストレス 界面領域320上に付着された薄いエッチング停止層4 10を有する図3のウェハ構造300を示している。エ ッチング停止層410は、続くエッチング工程から、ス トレス界面領域320と基板310とをマスクまたは保 護するための、"エッチング停止"層または境界材料と して働く適切な材料で形成することができる。エッチン グ停止層410に適切な1つの材料は、窒化物である。 エッチング停止材料の使用は、当業者には周知である。 【0022】図5において、イオン注入マスク500

を、エッチング停止層410およびウェハ構造300の

表面上に形成した。イオン注入マスク500は、典型的 に、化学蒸着(CVD)によって形成され、続く酸素の イオン注入を阻止するのに十分に厚くなければならな い。イオン注入マスク500は、酸化物、窒化物、ポリ シリコン、またはイオン注入処理温度に耐えることがで き、イオン注入から特定の領域をマスクする必要な機能 を実行することのできる他の適切な材料から形成でき る。イオン注入マスク500は、ストレス界面領域32 0の中央上でほぼ終了するようにパターニングされ、こ れによりストレス界面領域320間の領域を、次の工程 10 で与えられるイオン注入に曝露する。典型的な注入種 は、帯電した酸素原子(O+), 帯電した酸素分子(O 2+), または注入領域510を作製するのに用いること のできる他の適切な材料を含む。注入領域510が形成 された後、イオン注入マスク500およびエッチング停 止層410を、標準的なウェハ処理技術を用いて、剥離 し除去する。イオン注入マスク500およびエッチング 停止層410の除去に続いて、ウェハ構造300はウェ ハ炉内に設けられて、1300℃~1400℃,約6時 間、アニールされる。

【0023】このアニール工程の際に、ストレス界面領域320内の酸化物は、酸化物のガラス転移温度以上の温度に保持される。このことは、ストレス界面領域320内の酸化物が、固体よりもむしろ液体となることを可能にする。このことは重要である。というのは、アニール工程の際に、注入領域510内の注入酸素が、基板310内のシリコンと反応して、SiO2を形成し、体積を増大するからである。ストレス界面領域320の液体のような特性は、注入領域510が拡大するときに通常発生するストレスを緩和する。

【0024】図6には、ウェハ炉から取出した後のウェ ハ構造300を示す。このウェハ構造は、上述した処理 の結果、注入領域510から形成された変位(Si)領 域 6 1 0 および埋込み酸化物 (BOX: Buried Oxide) 領域620を有している。注入領域510 が酸化されると、体積が増大する。その結果、シリコン 領域610は、注入領域510の拡大によって、上方に 押し上げられる。というのは、BOX領域620は、基 板310内の下側シリコン(このシリコンからBOX領 域が形成される)よりも大きな体積を有するからであ る。ストレス界面領域320は、ウェハ構造300の表 面上の、SOI領域と非SOI領域との間の境界に通常 関連するストレスを吸収して、SOIデバイスと非SO Iデバイスの両方を、許容レベルの信頼性を有して、製 造できることを可能にする。ストレス界面領域320 は、ここで説明する必要な機能を与える適切な深さとす ることができる。

【0025】図7において、1つのウェハ上にSOIデバイスおよび非SOIデバイスを作製する一般的な製造方法700を説明する。前述したように、いくつかのス 50

10

トレス界面領域が、基板材料内に形成され(工程71 0)、窒化物のようなエッチング停止材料が、基板の表 面上に付着される(工程720)。エッチング停止材料 が付着された後、ストレス界面領域間の領域を露出した まま、イオン注入マスクが形成され(工程730)、埋 込みイオン注入領域が形成される(工程740)。イオ ン注入領域が形成された後、イオン注入マスクおよびエ ッチング停止層が、通常の方法によって除去される(エ 程750)。次に、ウェハが比較的高温でアニールされ て、BOX領域620上にシリコン領域610が形成さ れる(工程760)。図6に示すように、アニール工程 後(工程760)、ウェハ構造300の表面は、かなり 凹凸があり、シリコン領域610は、ウェハ構造300 の周囲表面よりも高い。ウェハ構造300はの表面にお けるこの不均一さは、いくつかの応用については望まし いものではなく、以下に説明するように、いくつかの処 理工程を付加することによって、修正することができ る。シリコン領域610の実際の変位は、説明のために 誇張している。

【0026】図8において、本発明の好適な実施例に用いるのに適したウェハ構造800は、基板810と、ストレス界面領域820とを有している。ウェハ構造800は、集積回路チップを製造するのに用いられる大きなウェハの一部分を示している。基板810は、当業者には既知のあらゆる種類の基板材料よりなる。典型的な基板材料の一例は、シリコン(Si)である。基板810は、PウェルおよびNウェル・トランジスタゲートのような集積回路要素と、当業者には周知の多くの他の回路要素(図示せず)とを有している。

30 【0027】前述したように、ストレス界面領域820 は、ウェハの表面をエッチングし、層を酸化し、エッチ ングされた領域に酸化物を成長または付着し、標準的な 化学機械研磨(CMP)プロセスによって、ウェハの表 面を研磨することによって典型的に形成される。当業者 に既知のいかなる処理方法も、ストレス界面領域820 を形成するのに用いることができることに留意すべきで ある。ストレス界面領域820は、当業者に既知の適切 な半導体構造とすることができる。この半導体構造は、 ここで説明する酸化物充てんトレンチを含むが、これに 40 限定されるものではない。

【0028】図9において、ウェハ構造800の表面の一部は、エッチャント・マスク910によって覆われる。このマスクは、続く処理工程の際に、マスクされた領域をエッチングされることから防止する。エッチャント・マスク910は、ストレス界面領域820上でほぼ終了するようにパターニングされ、ストレス界面領域820間の領域を、次の工程で与えられるエッチャントに曝露する。

【0029】図10で、ストレス界面領域820間にあ

る基板810の一部がエッチング除去された。さらに、エッチャント・マスク910は、剥離除去された。シリコンをエッチングし、エッチャント・マスクを除去するために用いられるプロセスは、当業者には周知である。【0030】図11には、基板810およびストレス界面領域820の表面上に付着された薄いエッチング停止層1110を有する図10のウェハ構造800が示されている。エッチング停止層1110は、ストレス界面領域820および基板810を、続くエッチング工程からマスクし保護する"エッチング停止"層または境界材料 10として作用する適切な材料で形成することができる。エッチング停止層1110の1つの適切な材料は、窒化物である。エッチング停止材料の使用は、当業者には周知である。

【0031】図12において、イオン注入マスク1200を、エッチング停止層1110およびウェハ構造800の表面上に形成した。イオン注入マスク1200は、典型的に、化学蒸着(CVD)によって形成され、続く酸素のイオン注入を阻止するのに十分に厚くなければならない。イオン注入マスク1200は、酸化物、窒化物、ポリシリコン、またはイオン注入処理温度に耐えることができ、イオン注入から特定の領域をマスクする必要な機能を実行することのできる他の適切な材料から形成できる。イオン注入マスク1200は、ストレス界面領域820の中央上で終了するようにパターニングされ、これによりストレス界面領域820間の領域を、次の工程で与えられるイオン注入に曝露する。

【0032】図13において、イオン注入領域1310は、ウェハ基板810内に形成された。典型的な注入種は、帯電した酸素原子(O+), 帯電した酸素分子(O 302+), または注入領域を作製するのに用いることのできる他の適切な材料を含む。注入領域1310が形成された後、イオン注入マスク1200およびエッチング停止層1110を、標準的なウェハ処理技術を用いて、剥離し除去する。イオン注入マスク1200およびエッチング停止層1110の除去に続いて、ウェハ構造800はウェハ炉内に設けられて、1300℃~1400℃,約6時間、アニールされる。

【0033】このアニール工程の際に、ストレス界面領域820内の酸化物は、酸化物のガラス転移温度以上の40温度に保持される。このことは、ストレス界面領域820内の酸化物が、固体よりもむしろ液体となることを可能にする。このことは重要である。というのは、アニール工程の際に、注入領域1310内の注入酸素は、基板810内のシリコンと反応して、 $SiO_2$ を形成し、体積を増大するからである。ストレス界面領域820の液体のような特性は、注入領域1310が拡大するときに通常発生するストレスを緩和する。

【0034】図14には、ウェハ炉から取出した後のウェハ構造800を示す。このウェハ構造は、上述した処 50

12

理の結果、注入領域1310から形成された変位(Si)領域1410および埋込み酸化物(BOX)領域1420を有している。注入領域1310が酸化されると、体積が増大する。その結果、シリコン領域1410は、注入領域1310の拡大によって、上方に押し上げられる。というのは、BOX領域1420は、基板810内の下側シリコン(このシリコンからBOX領域が形成される)よりも大きな体積を有するからである。ストレス界面領域820は、ウェハ構造800の表面上の、SOI領域と非SOI領域との間の境界に通常関連するストレスを吸収して、SOIデバイスと非SOIデバイスの両方が、許容レベルの信頼性を有して、製造できることを可能にする。

【0035】図15において、同一表面を維持しながら1つのウェハ上にSOIデバイスおよび非SOIデバイスを作製する一般的な製造方法1500を説明する。この方法は、図7と共に前述した方法にほぼ類似している。工程1510,1540,1550は、それぞれ、工程710,720,730に相当している。さらに、工程1560,1570,1580は、工程740,750,760に相当している。さらに、他のいくつかの処理工程を加えた。特に、ストレス界面領域820が形成された後に、非SOIデバイスが形成されるウェハ810の領域がマスクされ(工程1520)、SOIデバイスが形成される領域内のシリコンは、通常のエッチング処理を用いて、エッチングされる。(工程1530)。

【0036】これらの追加の処理工程は、ウェハ構造800の他の部分の表面よりも低いストレス界面領域820間に位置する基板の表面を形成する。したがって、アニール工程が行われた後(工程1570)、注入領域1310の拡大は、ストレス界面領域820間に位置するシリコン領域1410の表面を、ウェハ構造800の表面の他の部分とほぼ同一平面にする。この工程には、任意に、化学機械研磨(CMP)処理工程を続けて、ウェハ構造800の表面の均一性を増大させることができる。

【0037】本発明およびその実際的な応用を説明し、当業者が本発明をなし且つ使用できるようにするために、実施例を説明した。本発明の趣旨および範囲から逸脱することなしに、前述した教示から、多くの変更、変形が可能である。例えば、ストレス界面領域320および820内の酸化物と作用するホウ素またはリンの添加は、ガラス転移温度を下げ、アニール工程がさらに低い温度で行われることを可能にする。さらに、ストレス界面領域320,820の実際の深さを調整して、BOX領域620,1420を、ウェハの下側の多くの異なる箇所に形成することができる。しかし、当業者は、前述した説明および実施例は、そのためにのみ示されたものであることがわかるであろう。前述した説明は、本発明

の一部分であり、本発明を開示したものにのみ限定する ものではない。

【0038】まとめとして、本発明の構成に関して以下 の事項を開示する。

(1) 1つのウェハ上にSOIデバイスと非SOIデバイスとを作製する方法において、ウェハ基板内に第1のストレス界面領域を形成する工程と、前記ウェハ基板内に第2のストレス界面領域を形成する工程と、前記ウェハ基板と、前記第1および第2ストレス界面領域との上に、エッチング停止材料の層を付着する工程と、前記エロッチング停止材料の上に、前記第1のストレス界面領域と前記第2のストレス界面領域との間にある前記エッチング停止材料を覆わないようにイオン注入マスクを形成する工程と、前記第1のストレス界面領域と前記第2のストレス界面領域との間に、埋込み注入領域を形成する工程と、前記イオン注入マスクと前記エッチング停止材料とを除去する工程と、前記ウェハをアニールして、前記埋込み注入領域を分離領域に変換する工程と、を含むことを特徴とする方法。

(2) 前記分離領域上の領域内に、少なくとも1つのS 20 O I デバイスを作製する工程をさらに含むことを特徴とする上記(1)に記載の方法。

(3) 前記分離領域上の領域外に、少なくとも1つの非 SOIデバイスを作製する工程をさらに含むことを特徴 とする上記(2)に記載の方法。

(4) 前記分離領域上の領域内に、少なくとも1つのSOIデバイスを作製する工程と、前記分離領域上の領域外に、少なくとも1つの非SOIデバイスを作製する工程と、をさらに含むことを特徴とする上記(1)に記載の方法。

(5) CMP処理を用いて、前記ウェハの表面を研磨する工程をさらに含むことを特徴とする上記(1)に記載の方法。

(6) 前記ウェハ基板内に第1のストレス界面領域および第2のストレス界面領域を形成する工程は、1つのウェハ・フィーチャ上に2つの異なる箇所に形成する工程を含むことを特徴とする上記(1)に記載の方法。

(7) 1つのウェハ上にSOIデバイスと非SOIデバイスとを作製する方法において、ウェハ基板内に第1のストレス界面領域を形成する工程と、前記ウェハ基板内に第2のストレス界面領域を形成する工程と、前記ウェハ基板と、前記第1および第2ストレス界面領域との上に、エッチング停止材料の層を付着する工程と、前記エッチング停止材料の上に、前記第1のストレス界面領域と前記第2のストレス界面領域との間にある前記エッチング停止材料を覆わないようにイオン注入マスクを形成する工程と、前記第1のストレス界面領域と前記第2のストレス界面領域と前記第2のストレス界面領域と前記第2のストレス界面領域との間に、埋込み注入領域を形成する工程と、前記イオン注入マスクと前記エッチング停止材料とを除去する工程と、前記ウェハをアニールして、前50

14

記埋込み注入領域を分離領域に変換する工程と、前記分離領域上の領域内に、少なくとも1つのSOIデバイスを作製する工程と、前記分離領域上の領域外に、少なくとも1つの非SOIデバイスを作製する工程と、CMP処理を用いて、前記ウェハの表面を研磨する工程と、を含むことを特徴とする方法。

(8) ウェハ上のSOIデバイスと非SOIデバイスと 同一の平面をなすウェハ表面を有する1つのウェハを作 製する方法において、ウェハ基板内に第1のストレス界 面領域を形成する工程と、前記ウェハ基板内に第2のス トレス界面領域を形成する工程と、前記第1のストレス 界面領域と前記第2のストレス界面領域との間にある前 記ウェハ基板の一部を除去する工程と、前記ウェハ基板 上に、エッチング停止材料を付着する工程と、前記エッ チング停止材料の上に、前記第1のストレス界面領域と 前記第2のストレス界面領域との間にある前記エッチン グ停止材料を覆わないようにイオン注入マスクを形成す る工程と、前記第1のストレス界面領域と前記第2のス トレス界面領域との間に、埋込み注入領域を形成する工 程と、前記ウェハをアニールして、前記埋込み注入領域 を分離領域に変換する工程と、を含むことを特徴とする 方法。

(9) CMP処理を用いて、前記ウェハの表面を研磨する工程をさらに含むことを特徴とする上記(8)に記載の方法。

(10) 前記分離領域上の領域内に、少なくとも1つの SOIデバイスを作製する工程をさらに含むことを特徴 とする上記(8)に記載の方法。

(11)前記分離領域上の領域外に、少なくとも1つの非SOIデバイスを作製する工程をさらに含むことを特徴とする上記(10)に記載の方法。

(12) 前記分離領域上の領域内に、少なくとも1つの SOIデバイスを作製する工程と、前記分離領域上の領域外に、少なくとも1つの非SOIデバイスを作製する 工程と、をさらに含むことを特徴とする上記(8)に記載の方法。

(13) 前記ウェハ基板内に第1のストレス界面領域および第2のストレス界面領域を形成する工程は、1つのウェハ・フィーチャ上に2つの異なる箇所に形成する工程を含むことを特徴とする上記(8)に記載の方法。

(14)ウェハ上のSOIデバイスと非SOIデバイスと同一の平面をなすウェハ表面を有する1つのウェハを作製する方法において、ウェハ基板内に第1のストレス界面領域を形成する工程と、前記ウェハ基板内に第2のストレス界面領域を形成する工程と、前記第1および第2のストレス界面領域外の前記ウェハ基板の領域をマスクする工程と、前記第1のストレス界面領域と前記第2のストレス界面領域との間にある前記ウェハ基板の一部を除去する工程と、前記ウェハ基板上にエッチング停止材料を付着する工程と、前記エッチング停止材料の上

に、前記第1のストレス界面領域と前記第2のストレス 界面領域との間にある前記エッチング停止材料を覆わな いようにイオン注入マスクを形成する工程と、前記第1 のストレス界面領域と前記第2のストレス界面領域との 間に、埋込み注入領域を形成する工程と、前記ウェハを アニールして、前記埋込み注入領域を分離領域に変換す る工程と、CMP処理を用いて、前記ウェハの表面を研 磨する工程と、前記分離領域上の領域内に、SOIデバ イスを作製する工程と、前記分離領域上の領域外に、非 SOIデバイスを作製する工程と、を含むことを特徴と 10 する方法。

(15)第1のストレス界面領域を形成する前記工程と、第2のストレス界面領域を形成する前記工程とを同時に行うことを特徴とする上記(14)に記載の方法。

(16)第1のストレス界面領域を形成する前記工程と、第2のストレス界面領域を形成する前記工程とは、前記ウェハ内にトレンチを形成する工程と、前記トレンチを酸化物で充てんする工程と、を含むことを特徴とする上記(14)に記載の方法。

(17)第1のストレス界面領域を形成する工程と、第 <sup>20</sup> 2のストレス界面領域を形成する工程とは、前記トレンチを充てんするのに用いられる酸化物にホウ素を添加する工程をさらに含むことを特徴とする上記(14)に記載の方法。

(18)第1のストレス界面領域を形成する工程と、第2のストレス界面領域を形成する工程とは、前記トレンチを充てんするのに用いられる酸化物にリンを添加する工程をさらに含むことを特徴とする上記(14)に記載の方法。

(19)前記ウェハ基板内に、第1のストレス界面領域 30 を形成する工程と、第2のストレス界面領域を形成する工程とは、1つのウェハ・フィーチャを形成する工程を含むことを特徴とする上記(14)に記載の方法。

### 【図面の簡単な説明】

【図1】バルクCMOSウェハの一部の断面図である。

【図2】SOIウェハの一部の断面図である。

【図3】2つのストレス界面領域すなわち浅いトレンチ 分離 (STI) 領域を示す半導体ウェハの断面図であ

【図4】表面上に付着されたエッチング停止層を有する 40 図3の半導体ウェハの断面図である。

【図5】ウェハ内に形成された注入領域を有する図4の 半導体ウェハの断面図である。

【図6】形成されたSOI領域を有する図5の半導体ウェハの断面図である。

16

【図7】本発明の好適な実施例に基づいてウェハを製造 する方法を示すフローチャートである。

【図8】1対の浅いトレンチ分離 (STI) 領域を有する半導体ウェハの断面図である。

【図9】エッチャント・マスクが設けられた図8の半導体ウェハの断面図である。

【図10】表面がエッチング除去された一部を有する図 9の半導体ウェハの断面図である。

【図11】表面上に付着したエッチング停止層を有する 図10の半導体ウェハの断面図である。

【図12】ウェハの一部を覆うイオン注入マスクを有する図11の半導体ウェハの断面図である。

【図13】ウェハ内に形成されたイオン注入領域を有する図12の半導体ウェハの断面図である。

【図14】形成されたSOI領域を有する図13の半導体ウェハの断面図である。

【図15】本発明の他の好適な実施例に基づいてウェハ を製造する方法を示すフローチャートである。

#### 【符号の説明】

100 バルクCMOSウェハ

110 基板

120 nウェル

125 nウェル・コンタクト

130 pウェル

135 n+ソースおよびドレイン拡散

140 ポリシリコン・ゲートコンタクト

145 p+ソースおよびドレイン拡散

155 pウェル・コンタクト

160 デバイス分離領域

170 nチャネル

180 pチャネル

190 ゲート酸化物

200 SIOウェハ

220 埋込み酸化物層

230 活性領域

300,800 ウェハ構造

310,810 基板

320,820 ストレス界面領域

410, 1110 エッチング停止層


500, 1200 イオン注入マスク


510, 1310 イオン注入領域

610 シリコン領域

620 埋込み酸化物領域

910 エッチャント・マスク





## フロントページの続き

(72) 発明者 マーク・シー・ヘイキィアメリカ合衆国 05468 バーモント州ミルトン ジャクソン ロード 64
(72) 発明者 スティーヴン・ジェイ・ホルムズアメリカ合衆国 05468 ディー バーモント州 ミルトン ピーオーボックス897ローリン デヴィノ ロード ナンバー

(72) 発明者 デヴィッド・ブイ・ホラックアメリカ合衆国 05452 バーモント州エセックス ジャンクション ブライアーレーン 47

(72) 発明者 ポウル・エイ・ラビドゥアメリカ合衆国 05404 バーモント州 ウィヌースキー ディオン ストリート 95